2025年转载：从底层结构开始学习FPGA（5）— 移位寄存器SRL

科技前沿 • 2025-03-10 18:11 • 阅读 58

大家好，我是讯享网，很高兴认识大家。

本文转载自CSDN博主「孤独的单刀」的原创文章，原文链接：https://blog.csdn.net/wuzhikaidetb/article/details/

一、移位寄存器SRL

1.1、概述

　　移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频、构成序列码发生器、序列码检测器，进行数值运算以及数据处理等，它也是数字系统中应用非常广泛的时序逻辑部件之一。

　　在FPGA的底层结构 —— 可配置逻辑块CLB中，一个CLB由2个Slice组成，Slice又可以分SliceM和SliceL（其比例大致为1:3），其中M是Memory的首字母，L是Logic的首字母，比较SliceM和SliceL，其区别就是SliceM的查找表具有RAM和ROM的功能，而SliceL的则不具备，所以SliceM比SliceL多的功能就是作存储器和移位。

1.2、概念

　　SLICEM中可以在不使用触发器的条件下配置为32位移位寄存器（注意：只能左移）。这样，每个LUT6可以将串行数据延迟1到32个时钟周期。移位输入D(LUT DI1脚)和移位输出Q31（LUT MC31脚）可以进行级联，以形成更大的移位寄存器。一个SLICEM的4个LUT6级联可以实现128个时钟周期的延时。

讯享网

　　多个SLICEM也可以进行组合。但SLICEM之间没有直接连接以形成更长的移位寄存器，在LUT B/C/D处的MC31输出也没有。由此产生的可编程延迟可用于平衡数据pipeline的时间。

1.3、应用

延迟或延迟补偿

同步FIFO和内容寻址存储器(CAM)

1.4、结构

　　下图是由一个LUT构成的最高支持32位移位的移位寄存器SRLC32E结构。