NVDLA学习笔记（2）

作者：夏风喃喃
参考：http://nvdla.org/index.html

讯享网

文章目录

• NVDLA学习笔记（2）
• • 硬件手册：硬件架构规范
  • • 一. 绪论
    • 二. 功能描述
    • • 2.1 卷积操作
      • • 2.1.1 直接卷积模式（Direct Convolution Mode）
        • 2.1.2 图像输入卷积模式（Image-Input Convolution Mode）
        • 2.1.3 Winograd 卷积模式（Winograd Convolution Mode）
        • 2.1.4 批卷积模式（Batching Convolution Mode）
        • 2.1.5 卷积缓冲器（Convolution Buffer）
      • 2.2 单数据点操作（Single Data Point Operations）
      • • 2.2.1 线性函数（Linear Functions）
        • 2.2.2 非线性函数（Non-Linear Functions）
      • 2.3 平面数据操作（Planar Data Operations）
      • 2.4 多平面操作（Multi-Plane Operations）
      • 2.5 数据存储和整形操作（Data Memory and Reshape Operations）
      • • 2.5.1 桥 DMA （Bridge DMA）
        • 2.5.2 数据整形引擎（Data Reshape Engine）
    • 三. 硬件参数
    • • 3.1 功能选择
      • • 3.1.1 数据类型（Data Type）
        • 3.1.2 Winograd
        • 3.1.3 批量（Batching）
        • 3.1.4 稀疏压缩（Sparse Compression）
        • 3.1.5 第二内存总线（Second Memory Bus）
        • 3.1.6 图像输入（Image Input）
        • 3.1.7 单数据点支持（Single Data Point Support）
        • 3.1.8 桥 DMA 支持（Bridge DMA Support）
        • 3.1.9 数据整形引擎支持（Data Reshape Engine Support）
      • 3.2 设计规模
      • • 3.2.1 原子-C（Atomic–C）
        • 3.2.2 原子-K（Atomic–K）
        • 3.2.3 单数据点吞吐量（Single Data Point Throughput）
        • 3.2.4 平面数据处理器吞吐量（Planar Data Processor Throughput）
        • 3.2.5 跨通道数据处理器吞吐量（Cross-Channel Data Processor Throughput）
        • 3.2.6 卷积缓冲器块（Convolution Buffer Banks）
        • 3.2.7 卷积缓冲器块尺寸（Convolution Buffer Bank Size）
        • 3.2.8 卷积分批（Convolution Batching）
      • 3.3 数据类型和精度（Data Types and Precision）
      • • 3.3.1 精密缩放转换器（Precision Scaling Convertor）
        • 3.3.2 精密移位器（Precision Shifter）
        • 3.3.3 查找表（Look Up Table）\
      • 3.4 小 NVDLA 实现示例（Small NVDLA Implementation Example）
      • 3.5 大 NVDLA 实现示例（Large NVDLA Implementation Example）
    • 四. 外部接口、
    • • 4.1 配置空间总线（Configuration space bus）
      • • 4.1.1 时钟和复位（Clock and reset）
        • 4.1.2 请求通道（Request channel）
        • 4.1.3 读数据通道（Read data channel）
        • 4.1.4 写响应通道（Write response channel）
        • 4.1.5 接口时序（Interface timing）
      • 4.2 主机中断（Host interrupt）
      • 4.3 系统互联：DBBIF（System interconnect: DBBIF）
      • • 4.3.1 时钟和复位（Clock and reset）
        • 4.3.2 AW（写请求）通道
        • 4.3.3 AR（读请求）通道
        • 4.3.4 W（写数据）通道
        • 4.3.5 B（写响应）通道
        • 4.3.6 R（读数据）通道
      • 4.4 片上 SRAM 接口——SEAMIF（On-Chip SRAM Interface - SRAMIF）
    • 五. 寄存器接口（Register Interface）
    • • 5.1 乒乓同步机制（Ping-pong Synchronization Mechanism）
      • • 5.1.1 实现（Implementation）
        • 5.1.2 编程序列（Programming sequence）
      • 5.2 地址空间布局（Address space layout）
      • • 5.2.1 GLB
        • 5.2.2 MCIF
        • 5.2.3 SRAMIF
        • 5.2.4 BDMA
        • 5.2.5 CDMA
        • 5.2.6 CSC
        • 5.2.7 CMAC_A
        • 5.2.8 CMAC_B
        • 5.2.9 CACC
        • 5.2.10 SDP_RDMA
        • 5.2.11 SDP
        • 5.2.12 PDP_RDMA
        • 5.2.13 PDP
        • 5.2.14 CDP_RDMA
        • 5.2.15 CDP
        • 5.2.16 RUBIK