ettercap安装教程（ettercap 0.8.3.1教程）

科技前沿 • 2025-06-06 13:27 • 阅读 47

大家好，我是讯享网，很高兴认识大家。

 <svg xmlns="http://www.w3.org/2000/svg" style="display: none;"> <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path> </svg> <p></p>

讯享网

此教程会以ubuntu22.04为例
从如何安装，到如何使用
全程帮助你学习和使用verilator

狂肝3h，倾心之作

如有笔误、问题，欢迎指出、讨论~

点赞，收藏，长期翻看~

利用git进行快速安装（安装方法摘自官网Verilator）

讯享网

然后执行

用来查看verilator生成的波形文件

讯享网

有两种安装方法：

直接从ubuntu自带的应用商城搜索gtkwave，即可安装
使用apt-get命令来安装

讯享网

varilator可以生成两种格式的wave文件：

fst格式
- FST格式的波形文件大致是VCD格式的1/50
- 该格式只能用gtkwave打开，其他波形查看软件不支持
vcd格式
- 文件大小较大
- 可以用多种波形查看软件查看

鉴于fst格式的优点，以及网上很少关于生成fst格式的教程，因此我以生成fst为例，如若要生成vcd可以上网查阅资料

接下来我将介绍如何使用verilator

以cpp为例，并介绍如何生成fst wave文件的生成

假设我们用verilog写一个双控开关：

仿真过程用c++来描述，文件如下：

讯享网

gdb可以很方便得对仿真的过程进行调试

如何使用请详见 “与makefile搭配”

讯享网

然后在当前目录下执行

即可

前面的介绍中，我们要访问模块的数据，只能访问到顶层模块top的输入输出端口，假如我要访问其中内部的wire和reg数据该怎么办呢？

verilator为在将verilog文件编译为cpp文件进行仿真的时候，我们可以在仿真文件中访问verilator将.v文件转化后的cpp文件来访问数据

只需在上面的仿真文件中增加以下内容

讯享网

ettercap安装教程（ettercap 0.8.3.1教程）

相关推荐