cpu的主要功能是什么(12代cpu安装方向)[通俗易懂]

大家好，我是讯享网，大家多多关注。

(报告制作人/分析师:中信证券研究所杨、)

CPU的核心竞争力在于微架构等因素决定的先进性能和生态丰富度。国内CPU厂商以X86/MIPS/ARM指令集为抓手，在R&D大举投资，保持架构先进，推动行业开放构建自主生态，加速追赶全球头部企业。

一、CPU：计算机的大脑

本质上，CPU是一个大规模集成电路，主要由运算器和控制器组成。

它是CPU的操作和控制核心。

它的主要功能可以分为两点:1)解释计算机中的指令；2)数据经过运算处理。

CPU的性能决定了计算机运行的速度，其性能的提高会带来计算机运行效率的提高。

CPU的工作流程主要分为三个阶段:取指、解码和执行。

控制器从计算机内存中读取指令(获取)，翻译它(解码它)，并通知算术单元加载/计算/保存它(执行它)。

产业链:CPU设计→制造→封装测试

CPU产业链主要包括芯片设计、芯片制造、封装测试三个主要环节。此外，上游还包括设计技术授权、EDA软件等配套技术。

芯片设计:将芯片的逻辑、系统和性能转化为具体芯片设计的过程。这个环节的特点是知识密集，附加值和利润率高，为产品性能奠定基础。

芯片制造:将图纸制作成刻有电路的晶圆，生产过程包括晶圆(试制)、晶圆制造、电路和元器件加工制造。

封装:封装是将晶圆加工成芯片的过程，测试是检验芯片质量的过程。这个过程的门槛和风险都比较低，国内厂商比较有优势。

集成电路设计公司的商业模式主要分为两类:IDM模式和无厂模式。

IDM模式是指集成设计制造，垂直集成制造模式，即由一家公司负责芯片的设计、制造、封装和测试。早期的IC公司大多采用这种模式，但由于成本较高，只有英特尔、三星、德州仪器等少数公司能维持这种模式。

无厂模式是指专注于芯片设计、R&D和销售的模式，不包括芯片制造、封装和测试。代工厂是指负责芯片制造的厂商。

二、CPU性能：决定CPU是否“能用”

性能决定CPU是否“可用”，是商业化的核心要素之一。程序的运行速度基本上决定了CPU的性能。

CPU性能评测比较的通用公式是:性能=(IPC*主频)/指令数。

评价CPU性能的参数主要有:微架构、主频、核/线程、缓存大小、进程、功耗等。除主频外，参数通常影响IPC值。CPU频率越高，IPC越高，CPU性能越强。

我们认为评价CPU性能的指标有:微架构、进程>:核/线程数>:互连>:主频>:缓存>:其他。

影响CPU性能的因素:进程、内核和线程

我们认为在各种参数中，微架构、工艺、核/线程数、互连、主频等参数/维度对CPU性能影响较大。

工艺:CPU集成电路的密度。在晶体管数量相同的情况下，更小的工艺意味着更低的功耗和发热。现在主流工艺是7 nm (AMD最新产品)，高级工艺可以达到3 nm。

核心:CPU核心的计算组件。

线程:CPU内核调度和分配的基本单位。从而在一个内核中有多个逻辑CPU分别执行功能，实现高效的并行计算。

对于可以并行执行的场景，比如视频剪辑、虚拟机等专业应用，通常内核/线程越多，CPU的计算性能越强。但当数量超过一定范围后，核间的通信也会拖累计算速度，最终抵消多核/线程带来的性能提升。

针对顺序执行的场景，如解压、视频编解码、图片编辑、办公应用、影音娱乐、游戏等。，更注重CPU单核的性能实力。

主频:CPU的时钟频率和处理器每秒工作的次数。很大程度上，时钟的频率反映了CPU的计算速度。3.3GHZ、4.0GHZ等。，在计算机参数中经常可以看到，是CPU的主频参数。

功耗:CPU的发热量。功耗的增加会导致芯片发热量的增加和可靠性的降低。

缓存:指能够高速交换数据的内存，它先于内存与CPU交换数据。用于减少处理器访问存储器所需平均时间。

缓存分为一级(l 1)、二级(l 2)和三级(l 3)缓存，而L1 >:L2 & gt；L3，L1 < L2 & lt；L3 .缓存越大，CPU运行越快，但成本也越高。

先进的微体系结构:保持CPU性能领先的关键

微体系结构:CPU的硬件电路设计和构造模式。

微体系结构，也称为微体系结构或微处理器体系结构，是给定指令集的执行方法。给定的指令集可以在不同的微体系结构中执行，但是由于设计目的和技术效果，实现可能不同。

该微体系结构包括存取单元、翻译单元、执行单元、计算单元、存储器存取单元等。

CPU存取单元用于从存储器中取出代码段，这些代码段在每个微体系结构中进行处理。最后，将内存读写指令发送给内存访问单元，完成内存读写。

不同的微架构决定了CPU的不同性能，Intel和AMD两大巨头都把微架构作为提升产品性能的关键。

以英特尔skylake的典型架构为例

核心架构分为三部分:前端(黄色部分)、执行引擎(绿色部分)和加载/存储单元(紫色部分)。执行引擎和加载/存储单元也称为后端。

在微体系结构中，依次进行1)提取、2)解码、3)执行和4)写回，以完成一条指令的执行。

Fetch:从内存中获取指令，指定CPU要执行的程序。

解码:将程序指令解码成微操作在计算机内部需要将一个指令分解成多个操作。

执行:执行解码后的指令，如加、减、乘、除、与、或、非；还执行分支预测。

写回:CPU将执行结果存储在执行存储器或内存中。

前端:获取和解码

Decode:将IQ中的指令解码成μop，skylake是一个四路解码器，包括三个简单解码器和一个复杂解码器。

分支预测器:预测指令分支的方向。

Skylake解码流水线每周期解码5条微指令，而上一代为4条；分支预测能力增强；增加前端容量，提高取码解码效率。

执行引擎:这部分有大量的执行单元、调度器、寄存器等组件。包括浮点执行和整数执行，它们分别执行不同的操作。

调度器:乱序执行时，调度和分配μ op。

算术逻辑单元。不同的alu执行不同的运算，包括整数计算、浮点计算、向量计算等。

与上一代相比，Skylake增加了更多的执行单元，缩短了延迟，提高了指令执行速度。

加载/存储单元:将结果存储在寄存器或存储器中。

L2 L1缓存:位于CPU和内存之间的临时内存，容量比内存小，但速度快。从缓存中调用数据可以大大提高CPU运行速度。

Skylake的这部分，相比上一代，增加了带宽，改进了预取器，提高了存储速度，加深了存储和回写缓冲。

高级架构:以Zen3高级架构为例

微架构的设计影响CPU的最高频率、最高IPC次数和能耗水平。

Zen和Zen2微体系结构的比较

在2021年的Hot Chips大会上，AMD提到Zen3微架构级别的提升提升了单线程性能，扩展了缓存，IPC提高了19%，同时降低了能耗。

Zen 3架构相比Zen 2的升级:1)更高的时钟周期指令数:Zen 3架构每MHz频率平均可实现19%的额外性能。2)更低的延迟:Zen 3通过实现片上资源的邻接，充分降低了通信时间。3)架构设计升级:更全面的执行资源，更高的加载/存储带宽等。

以Zen3高级架构为例。

分为预解码、解码、指令融合、分支预测、指令融合等部分。它的主要功能是从内存中获取指令，并将其解码成计算机操作。

Zen3升级了更快的分支预测，“Zen 3”架构平均每MHz可提升19%的性能。在分支预测错误发生后，AMD更加优化的前端可以加快返回正确路径的速度，从而提高分支预测的准确性和CPU的整体性能。

执行引擎:执行解码后的指令，分为整数执行、浮点执行、矩阵执行等部分，执行不同类型的运算。

整数重排缓冲器与浮点重排缓冲器分离，并且分开分配和执行。

Zen 3架构提高了浮点和整数执行单元的宽度和灵活性，以提高执行能力。

加载/存储单元:将结果存储在寄存器或存储器中。

缓存:暂时存储μop以备后续使用，以加快指令执行效率。

更高的加载带宽(从2增加到3)，更高的存储带宽(从1增加到2)，更灵活的加载/存储指令，以及更好的内存依赖性检测。

英特尔\AMD微体系结构的比较

在公布的评测数据中，Zen 3架构的AMD锐龙芯片性能排名第一。Rocket Lake的性能和AMD的Zen 3差不多，但是Rocket Lake还是采用14 nm工艺，功耗和散热都比较高。

微建筑的未来方向:更深、更广、更智能

更深入:在并行计算中执行更多操作。并行计算中执行更多运算的本质是加快计算速度，提高单次计算的效率。采用分支预测和乱序执行提高流水线执行效率。在执行一个任务时，条件分支跳转或者指令逻辑混乱都会降低指令执行的效率。在分支预测之后，根据预测结果选择下一条指令。乱序计算可以自行修正指令执行的逻辑，提高效率。Sunny Cove的关键架构改进包括重新排序缓冲区、加载缓冲区等。在内存方面，L1扩展了50%，L2更大，微指令(μop)缓存更大。

更宽:同时做更多的并行计算。并行计算是相对于串行计算的概念。并行计算可以同时处理更多的问题，从而提高计算速度，有助于解决更复杂、更大规模的问题。进行更多并行计算的方法有超标量执行(在运算过程中添加寄存器临时存储结果)、使用多核CPU(多核同时工作处理更多信息)等。

在Sunny Cove架构中，宽度分配从4组增加到5组，执行端口从8个增加到10个，存储带宽增加。

智能:优化算法，提高运行效率。

优化微架构中运行单元的算法，如流水线和分支预测的具体实现，提高处理同一条指令的效率。运行单元的数量、延迟和吞吐量(将数据存储到内存或从内存读取数据的速度)都会影响微体系结构的性能。与上一代相比，Sunny Cove微架构提高了分支预测的准确性，有效降低了负载延迟，增加了整数分频器。

CPU性能测试

我们可以通过CPU核数、缓存大小、工作频率、进程节点来大致衡量CPU的性能，但是这些指标并不能反映CPU架构设计带来的性能差异，所以往往需要通过各种测试来综合反映CPU性能。

下表是常见的CPU测试，但学术界最常用的是SPEC测试。SPEC测试有六个版本，分别是SPEC 2017、SPEC 2006、SPEC 2000、SPEC 1995、SPEC 1992和SPEC 1989，SPEC 2017是最新版本。

CPU性能测试:SPEC CPU 2017测试

SPEC CPU 2017测试包括4种套件，共43项测试。分为浮点测试和整数测试，包括速度(单笔交易处理时间)和速率(并发交易处理能力)。测试结果分数越高越好。

SPEC CPU 2017是在SPEC CPU 2006的基础上，对CPU性能发展的一些改变和升级。

在SPEC 2006中，基本上CPU没有L3或者L3容量非常小。随着技术的发展，CPU L3不断变大，整个测试甚至不需要再访问工作集。SPEC改进了这一点。此外，SPEC还删除了一些有争议的条目，与时俱进的调整和删除了一些过时的条目，增加了新的条目。

应用场景:服务器/PC/嵌入式领域对CPU性能的侧重点不同。

高性能、低功耗、低成本构成了CPU不可能的三位一体。

不同应用场景下的CPU对性能的侧重不同。在选择CPU的时候，要按照不可能三位一体来选择。

服务器CPU需要高性能、多核多通道高可靠、大内存、大IO带宽；PC需要性能功耗平衡，io接口齐全；移动终端要求低功耗、高能效；嵌入式系统要求超低功耗、超低成本。

三、CPU指令集：决定CPU运行的底层逻辑

CPU指令集:指导机器工作的指令和命令。

系统发出的每一条命令都需要CPU(硬件)按照预设的指令来完成，很多预设的指令合起来称为“指令集”。

比如Intel X86指令集的单指令多数据指令集，可以实现数据级并行，包括MMX、SSE和AVX。其中，MMX指令集是指多媒体扩展指令集。SSE是单指令多数据的扩展指令集。AVX是一个高级向量扩展指令集。

CPU指令集:可分为CISC复杂指令集和RISC简单指令集。

目前，指令集可分为复杂指令集(CISC)和简单指令集(RISC)。

精简指令集计算(RISC):精简指令集，由最简单的指令组成，提高指令的执行速度。如喝水的动作，大脑中储存的动作有拿起杯子，吞咽等。执行时，需要执行细分步骤。

复杂指令集计算(CISC):复杂指令集，其中包含丰富的复杂指令集，以节省内存。更多的功能步骤集成到CPU中，比如在大脑中存储喝水的完整步骤，直接执行完整的喝水过程。

CPU指令集:CISC和RISC逐渐融合。

CISC出现得更早。随着计算机指令越来越复杂，为了简化指令集而诞生的RISC出现的比较晚。

现在指令集升级的方向是“更多”、“更全”。

指令集的迭代更侧重于对原有指令集的增量扩展和升级，而不是完全取代原有指令集。目前新CPU普遍支持更全面、更多的指令集子类。

复杂指令集和简单指令集的趋同趋势从上世纪后期就一直保持着。

比如1989年Intel推出的80486处理器，就吸收了RISC擅长的流水线技术。为了采用流水线，Intel在CPU上增加了一个解码器，将原来的X86指令解码成短微指令(μ-ops)。解码后，X86CPU的运行与RISC不同或缩小。

CPU指令集:以Intel指令集升级为例

英特尔的以下指令集包括MMX >:SSE & gt；SSE2 & gtSSE3 & gtSSSE3 & gtSSE4.1 & gtSSE4.2 & gtAVX & gt；AVX2 & gtAVX-512，指令集采用增量升级的方式升级。

例如，MMX是英特尔推出的早期指令集，包括57条多媒体指令。它的作用是一次处理多个数据，当处理结果超过实际容量时，可以正常处理。它可以增强多媒体操作，例如图像处理、浮点操作、3D操作、视频和音频处理等。

英特尔指令集还包括扩展指令集，以适应不同的使用场景。例如，EM64T为服务器和工作站平台提供了扩展的内存寻址能力。

CISC与RISC逐渐融合:以ARM为例

通过升级ARM指令集，可以提高CPU性能，在原有指令集的基础上增加新的指令，实现升级。

ARMv4增加了16位Thumb指令集，用于减少指令空的存储时间。

ARMv5引入了SIMD指令，将语音和图像的处理功能提高了4倍。

ARMv6引入了16位/32位混合Thumb-2指令集，与Thumb相比，内存占用减少31%，性能提升40%。

ARMv8引入了A64指令集，使得架构可以运行在AArch64(针对64位处理技术)，原有指令集可以运行在AArch32状态。

ARMv9可以完全兼容ARMv8，同时提高安全性、机器学习能力、矢量处理能力和数字信号处理能力。

CPU指令集:特性决定应用领域

早期指令集的特点决定了应用领域。

根据不同的指令集和架构特点，适用于不同的领域。其中，RISC指令集具有低功耗的特点，来源于ARM、MIPS和RISC-V指令架构，广泛应用于嵌入式和移动领域；CISC以高性能著称，代表X86指令架构，广泛应用于PC和服务器。

CPU指令集:生态之源

指令集是生态之源。生态要根据相应的指令集架构进行兼容和优化，从而最大化和稳定软件的性能。

CPU的生态包括相应的操作系统、工具链和应用软件，一定规模的生态会构筑CPU行业的准入门槛。

Wintel和AA系统构建生态壁垒，成为主导。

两大主导生态系统:1)基于X86指令系统和Windows操作系统的Wintel系统；2)基于ARM指令系统和Android操作系统的AA系统。

Wintel凭借高性能X86架构和先发优势占领桌面CPU市场；依托开源和可再开发指令结构的优势，AA立足于低功耗、低性能要求的移动市场。

确定进入的生态壁垒水平

X86的高性能有利于进入PC和服务器市场，高生态壁垒使其占据主导地位。

在PC和服务器市场，X86系列与Windows捆绑，形成“Wintel”主导联盟。主流厂商都是基于X86系列的兼容优化软件，从而在PC和服务器市场建立了庞大的生态系统。重建生态环境的高成本形成了进入壁垒。

ARM低功耗有利于进入移动端，生态闭环占优。

凭借独特的IP授权商业模式，在移动终端和嵌入式设备的部分细分领域成功占据了90%以上的份额，形成了完整的生态闭环。在台式PC市场，ARM的份额逐渐增加。苹果MacOS和新版windows都采用ARM。在国内企业中，华为鲲鹏也使用ARM服务器。

MIPS指令集广泛应用于工业计算机和网络设备，国内某L厂商是重要玩家。

RISC-V指令集具有开源、精简、可扩展性强、可定制等特点，非常适合物联网、5G、AI等新兴领域的应用。国内外企业纷纷布局，或将成为我国芯片自主化的重点突破口。

我们认为，从性能和成本的角度来看，ARM在服务器和PC市场取代X86是有可能的。

性能:随着技术的不断迭代，现阶段CISC和RISC已经逐渐融合；同时ARM架构的性能不逊于X86，功耗低，性能设计自由度高，自主程度强。

成本:在云端使用ARM平台服务器，可以做到端云同构，大大节省了原云x86+边缘端ARM的开发调试成本，让各大企业有充足的动力更换服务器端指令架构。

现在Arm凭借性能和成本优势，在中低端市场强势。而ARM发布的Neoverse V1和N2，性能大幅提升，有望进一步挑战x86架构。

指令集趋势一:ARM有望打破生态壁垒，在服务器端逐步取代X86。

在服务器和PC市场，巨头们开始拥抱Arm生态系统。

2020年，苹果新一代Mac book Air发布，采用基于ARM架构的M1处理器，跑分超过英特尔i9处理器。华为云、微软Azure和谷歌也一直在计划部署ARM服务器。

我们认为:1)短期内，X86架构的生态护城河极其宽广。ARM架构突破需要一定的积累。2)中长期来看，ARM如果下大力气打造完整的产业生态，突破服务器端的稳定性和生态壁垒，有望占据更多的市场份额。

指令集2: RISC-V新的开源架构

RISC-V被业界寄予厚望，可能挑战ARM的地位。

从特性上来说，RISC-V是开源开放的架构，比ARM应用更灵活，指令更简单，开发成本更低。

RISC-V在物联网、人工智能、边缘计算等新兴领域具有很强的竞争力。，而且比ARM更有优势。

RISC-V开发在中国得到了政策支持。

2018年7月，上海将RISC-V列为政府扶持对象，国内首创。

2018年11月8日，中国开放教学生态(RISC-V)联盟(简称CRVA)成立。中国科学院院士倪光南任主席，副主席包括学术界和产业界成员，旨在推动产学融合，促进RISC发展。

来自中国的公司纷纷进入RISC-V。

平头哥、莱辛科技、赵一创新、华米科技等新成立的企业都瞄准了RISC-V架构。2019年7月，平头发布了铁铉910，超越了当时最好的RISC-V处理器，可应用于智能驾驶等领域。

RISC-V:设计简单，模块化，扩展性强。

RISC-V架构具有免费开源的特点，不仅允许用户修改与架构相关的源代码，还直接给出了基于它的商业授权。

RISC-V有以下三个基本特征:

1)设计简单。与X86和ARM架构相比，RISC-V架构指令集文档的长度大大减少。2)模块化。RISC-V采用模块化实现，方便用户组合模块，满足不同需求。3)可扩展性。RISC-V支持第三方扩展，用户可以扩展自己的指令子集，实现定制。

RISC-V:随着AIoT和边缘计算的浪潮，国内外RISC-V的生态建设加速。

RISC-V架构指令简单，可扩展性强，适应了物联网和边缘计算时代灵活、低成本的特点，受到了全球厂商的关注和使用。

国内外RISC-V生态建设加快。

RISC-V基金会是一个非营利组织，于2015年在加州伯克利成立。截至2021年12月，已有来自70多个国家的2000多名成员加入。

国内RISC-V架构相关产品加速了商业化进程，平头哥、华米、赵一创新等企业已经发布了RISC-V架构相关商用产品。

请关注每日最新的行业分析报告！报告归原作者所有，我们不做任何投资建议！如有侵权，请私信删除，谢谢！

更多精选报告请登录【远瞻智库官网】或点击：远瞻智库-为三亿人打造的有用知识平台|战略报告|管理文档|行业研报|精选报告|远瞻智库