目录
六、I/O接口和并行接口芯片8255A
6.1 I/O接口
6.1.1 定义
6.1.2 组成
6.1.3 功能
6.2 I/O端口
6.2.1 定义
6.2.2 组成
6.2.3 寻址方式
6.3 CPU与外设之间的数据传送方式
6.3.1程序控制方式
6.3.2 DMA方式
6.4 8255A的工作原理
6.4.1 内部结构和引脚功能
6.4.2 8255A的控制字
6.4.3 8255A的工作方式
6.5 8255A的应用
6.5.1 基本输入输出的应用举例
6.5.2 键盘接口
六、I/O接口和并行接口芯片8255A
6.1 I/O接口
6.1.1 定义
计算机和外设之间需要一种交接部件，来协调外设和计算机之间的信息传递过程。
6.1.2 组成
根据功能而定，可以是缓冲器，电平转换电路等。
6.1.3 功能
1) 设置数据缓冲解决速度不匹配问题
事先把要传送的数据准备好，在需要的时刻完成传送。经常使用锁存器和缓冲器，并配以适当的联络信号来实现功能。
2) 设置信息转换逻辑满足各自格式要求
将外设传送的模拟量，经A/D转换成数字量，送到计算机去处理。计算机送出的数字信号经D/A转换成模拟信号，驱动某些外设工作。
3) 设置时序控制电路同步CPU和外设的工作
接口电路接收CPU送来的命令或控制信号、定时信号，实施对外设的控制与管理，外设的工作状态和应答信号也通过接口及时返回CPU，以握手联络(handshaking)信号来保证主机和外部I/O操作实现同步。
4) 提供地址译码电路
计算机中存在多个外设，每个外设需要与CPU交换几种信息，因此接口电路中常含若干端口，其I/O地址由接口电路中的地址译码电路提供。
5) 提供I/O控制、读/写控制及中断控制等逻辑。
6.2 I/O端口
6.2.1 定义
CPU与外设通信时，主要传送数据信息、状态信息和控制信息。在接口电路中，这些信息分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为I/O端口，CPU可对端口中的信息直接进行读写。
6.2.2 组成
1) 数据端口
数据端口(Data Port)或数据口，用来存放外设送往CPU的数据，或者CPU要输出到外设去的数据，长度一般为1~2字节。数据口主要起数据缓冲作用。
2) 状态端口
状态端口(Status Port)指示外设的当前状态。每个外设具有几个状态位，它们可由CPU读取，以测试或检查外设的状态，决定程序的流程。
状态口中常用的状态位：
- 准备就绪位(Ready)
如果是输入端口，该位为1表明端口的数据寄存器已准备好数据，等待CPU来读取；当数据被取走后，该位清0。若是输出端口，该位为1表明端口中的输出数据寄存器已空，可以接收CPU的下个数据了；当新数据到达后，这位便清0。
- 忙碌位(Busy）表明输出设备是否能接受数据。
该位为1，表示外设正在进行I/O传送操作，暂时不允许CPU送新的数据过来。本次数据传送完毕，该位清0，表示外设已处于空闲状态，又允许CPU将下一个数据送到输出口。
- 错误位(Error)
如果在数据传送过程中产生了某种错误，可将错误状态位置1，以便CPU进行相应的处理。系统中可以设置若干错误状态位，表明不同性质的错误，如奇偶校验错、溢出错等。
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/69756.html