Verilog简介
-
- 一.Verilog语法知识简介
-
- 1.模块结构
-
- （1）模块声明
- （2）端口定义
- （3）信号类型声明
- （4）逻辑功能定义
- 2.行为语句
-
- （1）过程语句
- （2）块语句
- （3）赋值语句
- （4）条件语句
- 3.运算量与运算符
-
- （1）条件运算符“ ？：”
- （2）拼接运算符“{ }”
- 二、verilog实例
-
- 1.表决器电路
- 2.数据选择器
- 3.3-8译码器
- 4.加法器
- 5.边沿D触发器
-
- （1）同步复位的D触发器
- （2）异步复位的D触发器
- 6.计数器
- 7.分频器
-
- （1）偶分频
- （2）奇分频
- 8.序列检测器
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/48481.html