Xilinx VIVADO固化流程
- 纯verilog工程，不涉及SDK代码的固化流程：
综合，实现，生成比特流后，点击Tools—Generate Memory Cinfiguration File…
如图，选择所用FLASH的类型，设置生成mcs文件名，选择生成的比特流文件，文件保存路径自动显示为如图。
板子上电，连好JTAG，Open Target后，点击Add Configuration Memory Device
如图，选择所用的flash器件（我用的是28f00ap30t-bpi-x16）
出现如图所示对话框，问是否要编程flash,选择ok
设置好如下选项：（我用的是28f00ap30t-bpi-x16）
然后就开始固化程序了，等待固化完成，断点，断开JTAG，再上电，可以发现会自动从flash加载程序，Done引脚变高，灯变亮，说明程序加载完毕。固化成功。
含SDK的固化流程
在SDK中选择Xilinx Tools–Program FPGA，bootloop选项中选择elf文件，然后下载。
点击Xilinx Tools—Program Flash，选择download.bit，选择所用的flash类型，点击program
下载完成后，断电，断开JTAG，上电，可以看到正常运行。
还有一种方法是在vivado中关联elf，再生成bit，再生成mcs，再固化。没试过，不知道如何关联。
————————————————
版权声明：本文为CSDN博主「xie54」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/xie54/article/details//
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/36325.html