间隔符这个语法非常的简单，只是一个简单的规定，为了我们方便看，Verilog引入了间隔符的概念，具体如下所示：
比如要表达一个16位的二进制数，16‘b10110，这样看起来非常费劲，为了方便，引入间隔符，说白了就是短横杠，用其表示就是16’b1001_1100_0011_0110，每4位数使用一个间隔符。
Verilog中实数之间的转换
在Verilog中，实数与整数的转换遵循的是四舍五入的原则，详细举例如下：
比如
35.5 和35.7 ->转换成整数就是36
35.2 -> 35
-1.5 -> -2
-1.3 -> -1
很简单。。。
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/29312.html