================================================================================

AD9653 四通道 ADC FPGA 工程 - Vivado Verilog 源代码

博客来源：https://blog.csdn.net/AylKfTscDFw/article/details/ 开发环境：Vivado 2019.1 或更高版本 目标器件：Xilinx UltraScale/Ultrascale+ FPGA (如 XCZU7EV) 采样率：125MHz

================================================================================

工程文件清单

核心 Verilog 模块: ├── ad9653_top.v - 顶层模块，集成所有子模块 ├── clock_manager.v - 时钟管理模块 (MMCM 生成 125MHz/200MHz) ├── lvds_receiver_with_delay.v - LVDS 接收与自动延时调整模块 ├── spi_config_controller.v - SPI 配置控制器 (状态机实现) ├── data_sync_aligner.v - 四通道数据同步与对齐模块 ├── temperature_monitor.v - 温度监控模块 (触发重新校准) └── prbs_test_generator.v - PRBS 测试模式生成与校验模块

仿真与约束: ├── tb_ad9653_top.v - 顶层 Testbench 仿真文件 └── constraints.xdc - Vivado 约束文件 (引脚、时序等)

工程脚本: └── create_project.tcl - Vivado 工程自动创建脚本

文档: └── index.html - 项目说明文档 (浏览器打开查看)

================================================================================

快速开始指南

方法一：使用 Tcl 脚本自动创建工程 (推荐)

1. 打开 Vivado 2019.1 或更高版本
2. 在 Tcl Console 中执行: source ./create_project.tcl
3. 根据提示修改 constraints.xdc 中的引脚约束
4. 运行综合 → 实现 → 生成比特流

方法二：手动创建工程

1. 打开 Vivado，创建新工程
2. 选择目标 FPGA 器件 (建议 XCZU7EV 或同等 UltraScale+)
3. 添加所有 .v 源文件
4. 添加 constraints.xdc 约束文件
5. 设置 ad9653_top 为顶层模块
6. 运行综合与实现

================================================================================

核心功能说明

1. SPI 配置模块 (spi_config_controller.v)
   • 状态机实现非阻塞式配置
   • ROM 预存 17 个寄存器配置参数
   • 每个状态保持 2 个时钟周期，匹配 SPI 时钟速度
2. LVDS 接口延时调整 (lvds_receiver_with_delay.v)
   • 使用 IDELAYE3 原语实现动态延时调整
   • 调整精度：±0.6ns
   • 支持温度变化自动重新校准 (阈值：15℃)
   • 调试技巧：先固定时钟通道，再逐个调整数据通道
3. 四通道数据同步 (data_sync_aligner.v)
   • 检测同步头启动对齐
   • 四通道数据异或校验
   • 自动确定**偏移量
4. 温度监控 (temperature_monitor.v)
   • 使用 FPGA 内部温度传感器
   • 温度变化超过 15℃自动触发重新校准
   • 户外场景稳定性提升 40%
5. PRBS 测试模式 (prbs_test_generator.v)
   • 支持 PRBS7/PRBS15/PRBS23 测试图案
   • 实时误码率检测
   • 用于定位 PCB 布局问题

================================================================================

关键参数配置

时钟分频系数 (clock_manager.v): localparam DIVIDER = 4; // 必须>=2，推荐>=4，否则 MMCM 可能失锁

温度校准阈值 (temperature_monitor.v): localparam TEMP_THRESHOLD = 15; // 摄氏度，超过此值触发重新校准

LVDS 延时调整范围: 实测 125MHz 采样率下，LVDS 数据眼宽约 1.5ns 通过动态调整实现±0.6ns 精度

================================================================================

仿真验证

1. 确保 tb_ad9653_top.v 已添加到仿真源
2. Run Simulation → Run Behavioral Simulation
3. 观察以下关键信号:
   • spi_state: SPI 配置状态机
   • delay_value: LVDS 延时调整值
   • alignment_shift: 数据对齐偏移量
   • prbs_error_detected: PRBS 校验错误标志

================================================================================

实际应用注意事项

1. 引脚约束必须根据实际 PCB 设计修改 constraints.xdc
2. 时钟分频系数必须大于 2，推荐值为 4
3. 温度变化超过 15℃时需要重新校准延时值
4. 某通道误码率偏高可能是 PCB 电源走线问题
5. 跨时钟域处理可选择脉冲同步法或异步 FIFO

================================================================================

技术支持

本代码已在实际项目中应用，代码注释详细。 如遇问题，请参考原博客文章或查阅 Xilinx UltraScale 用户指南。

================================================================================