<p id="34LE709L">IT之家 10 月 29 日消息，《韩国经济日报》当地时间昨日表示，根据其掌握的最新三星半导体存储路线图，三星电子将于 2026 年推出的下代 V-NAND 堆叠层数超过 400，而预计于 2027 年推出的 0a nm DRAM 则将采用 VCT 结构。</p><p id="34LE709M">三星目前最先进的 NAND 和 DRAM 工艺分别为第 9 代 V-NAND 和 1b nm（12 纳米级）DRAM。</p><p class="f_center"><img src="https://nimg.ws.126.net/?url=http%3A%2F%2Fdingyue.ws.126.net%2F2024%2F1029%2Fab5b7910j00sm3uou000wd000n400d0g.jpg&thumbnail=660x&quality=80&type=jpg"/><br/></p><p id="34LE709O">报道表示三星第 10 代（即下代） V-NAND 将被命名为 BV（Bonding Vertical） NAND，这是因为这代产品将调整 NAND 结构，从目前的 CoP 外围上单元<strong>改为分别制造存储单元和外围电路后垂直键合</strong>，整体思路与长江存储 Xtacking、铠侠-西部数据 CBA 相似。</p><p id="34LE709P">韩媒表示，这一改动可防止 NAND 堆叠过程中对外围电路结构的破坏，还<strong>能实现较 CoP 方案高出 60% 的位密度</strong>；2027 年的 V11 NAND 层数进一步增长，I/O 速率可提升 50%；未来有望实现千层堆叠。</p><p id="34LE709Q">而在 DRAM 内存领域，韩媒表示三星电子将于 2025 年上半年推出 1c nm DRAM，2026 年推出 1d nm DRAM，而到 2027 年则将推出第一代 10nm 以下级 0a nm DRAM 内存，整体同三星存储器业务负责人李祯培此前展示的内容相近。</p><p id="34LE709R">报道认为三星电子将在 0a nm 节点引入 VCT（IT之家注：垂直通道晶体管）技术，构建三维结构的 DRAM 内存，进一步提升容量的同时减少临近单元干扰。此前消息指，三星将于明年完成 4F2 VCT DRAM 原型开发。</p> 讯享网
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/195634.html