这是一个真实的Case。
系统描述：使用FPGA普通IO做LVDS接收，一共四路，每一路有4路数据和一路时钟，数据速率约为700Mbps。LVDS接收部分的设计采用Xilinx XAPP585参考设计的源代码，基本没有做改动。
所用器件：Kintex7，-3速度等级，商业档
现象描述：在做高温测试时，在芯片结温超过100°C之后（芯片结温可以用JTAG实时监测），四路LVDS之一接收到的数据开始出现明显的误码，此时其它几路还能正常工作。
从Xilinx器件本身来说，商业档的芯片，手册标称的温度范围是0-85℃，即使是-E等级的芯片，标称也不过是0-100℃。
从测试现象来说，LVDSrx在100℃以后出问题，其实已经超过了普通商业档芯片的标称工作范围，似乎继续追究下去已经没什么太大意义。
但凡事无绝对，尤其是像FPGA这样具有极大灵活度的芯片。按照以往的经验，FPGA芯片的标称范围，一般不是一个绝对的指标，跟硬件和软件设计都有莫大的相关性。本着死马当活马医的态度，姑且继续尝试一下，没准我们能发现一些更深层次的问题，能继续深挖潜能呢！
分析过程：
先从最基本的可能影响LVDS接口的因素一点点排查。
至此外部的因素基本排查完毕，没有发现特别的疑点。那么会不会是FPGA逻辑设计的问题呢？
4. 先精简代码，把无关紧要的内部处理模块都去除，只保留LVDS接口，DDR控制器，以及原始设计的时钟网络部分。现象无改善。
5. 分析LVDS设计部分的源代码，基本是基于XAPP585。其内部的动态校准逻辑代码，完全是参考设计，没有发现可以优化的地方。
转载：实战分享：LVDS接收在高温（≥100°C）不稳定的问题，分析及解决 _物联网在线
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/25002.html