max31865模块(MAX31865模块需要割开)

max31865模块(MAX31865模块需要割开)一 板卡概述 板卡基于 TI TMS320C6678 DSP 和 XCVU9P 高性能 FPGA FPGA 接入 4 片 AD9361 无线射频 构建 8 输入 8 输出的无线 MIMO 平台 丰富的 FPGA 资源和 8 核 DSP 为算法验证和信号处理提供强大能力 二 技术指标 板卡为自定义结构 板卡大小 332mmx260mm FPGA 采用 Xilinx Virtex UltralSCALE 系列芯片 XCVU9P

大家好,我是讯享网,很高兴认识大家。



一、板卡概述 

      板卡基于TI TMS320C6678 DSP和XCVU9P高性能FPGA,FPGA接入4片AD9361 无线射频,构建8输入8输出的无线MIMO平台,丰富的FPGA资源和8核DSP为算法验证和信号处理提供强大能力。


讯享网

二、技术指标 

●  板卡为自定义结构,板卡大小332mmx260mm;
●  FPGA采用Xilinx Virtex UltralSCALE+ 系列芯片 XCVU9P;
●  板载4路QSPF28+,每路数据速率40Gbps,100Gbps(或者RDB连接器);
●  DSP处理器采用TI 8核处理器TMS320C6678;
●  DSP 外挂一组64-bit DDR3颗粒,总容量1GB,数据速率1333Mb/s;
●  DSP 采用EMIF16 NorFlash加载模式,NorFlash容量32MB;
●  DSP 外挂一路千兆以太网1000BASE-T;
●  FPGA与DSP之间通过RapidIO x4互联。
●  4片AD9361指标:1. 射频频率:70MHz~6GHz; ADC/DAC采集:12位; 瞬时带宽:56MHz; RF匹配电阻:50欧;共用同源时钟(AD9516输出)。









三、软件 

●  CFPGA 加载测试代码;
●  CFPGA对电源、时钟、复位等控制测试代码;
●  CFPGA部分SPI/GPIO等接口测试代码;
●  DSP部分Flash加载测试代码;
●  DSP部分DDR3接口测试代码;
●  DSP网口部分测试代码;
●  DSP与FPGA之间SRIO测试代码;
●  DSP部分SPI/IIC/GPIO接口测试代码;
●  XCVU9P部分BPI加载测试代码;
●  XCVU9P部分QSFP+测试代码;
●  XCVU9P部分AD9361接口测试代码;











四、物理特性

●  工作温度:商业级 0℃~+55℃,工业级-40℃~+85℃;
●  工作湿度:10%~80%;
 

五、供电要求: 

●  直流电源供电,整板大功耗100W;
●  供电电压:12V/10A; 
●  电源纹波:≤10%;

小讯
上一篇 2025-05-06 13:15
下一篇 2025-05-27 13:41

相关推荐

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容,请联系我们,一经查实,本站将立刻删除。
如需转载请保留出处:https://51itzy.com/kjqy/164477.html