decap全程去耦电容（Decoupling Capacitor），后端设计主要用来防止动态ir drop过大的问题（影响std cell供电，进而影响cell速度）。
添加方式
添加方式有三种，其一在preplace阶段用加tapcell的方式以阵列形式加在高频模块place的区域，第二种是加在CK BUF周围，可以在cts阶段加，也可以signoff阶段加，前提是CK BUF周围先加keepout margin留好空间，最后一种是在signoff阶段整体加（可以指定一定比例），之所以按比例加而不是尽可能都用decap是因为decap存在漏电。
版图结构
常用的两种decap版图如下：
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/121447.html