硬件描述语言（HDL）
- 1 HDL基本介绍
- 2 VHDL语言
-
- 库和实体
- 数据对象和数据类型：
- 操作符：
- 结构体之进程：
- VHDL语法 :
- VHDL语法规则及注意事项：
- 3 Verilog语言
-
- 基本：
- 模块和端口：
- 数据流建模：
- 行为级建模
- 基于事件的时序控制
- 主要语句
- 注意事项：
- 4 综合和仿真
-
- 基本：
- 有限状态机
- testbench
- 与其他软件的混合开发
- 注意事项：
- 5 时序分析和时序控制
-
- FPGA中的时序问题
- 同步时序控制的基本策略
- 跨时钟域（CDC）逻辑设计
- 跨时钟域多路信号处理
- 注意事项：
- 6 模块化设计和片上总线
-
- 层次化设计方法
- 片上总线（ On Chip Bus, OCB ）
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容，请联系我们，一经查实，本站将立刻删除。
如需转载请保留出处：https://51itzy.com/kjqy/119842.html